```
S PN=DE 10036627
        1 PN=DE 10036627
T S1/9/1
 1/9/1
DIALOG(R)File 351:Derwent WPI
(c) 2006 The Thomson Corporation. All rts. reserv.
0012417306 - Drawing available
WPI ACC NO: 2002-361697/200239
Related WPI Acc No: 2002-180457; 2002-206370; 2002-426143; 2002-643609;
 2002-643614; 2002-643615; 2003-093883; 2003-201931; 2003-278927;
 2003-301318; 2003-301319; 2003-403413; 2003-569675; 2003-671832;
 2003-679901; 2003-768028; 2004-191870; 2004-257444; 2004-375952;
 2004-729280; 2005-142682; 2005-404942
XRPX Acc No: N2002-282732
Integrated cell matrix circuit has at least 2 different types of cells with
interconnection terminals positioned to allow mixing of different cell
types within matrix circuit
Patent Assignee: PACT INFORMATIONSTECHNOLOGIE GMBH (PACT-N); PACT XPP
 TECHNOLOGIES AG (PACT-N)
Inventor: BAUMGARTE V; CARDOSO J M P; EHLERS G; MAY F; NUCKEL A; NUECKEL A;
 VORBACH M; WEINHARDT M
Patent Family (6 patents, 95 countries)
                  Application
Patent
           Kind Date Number
Number
                                  Kind Date Update
WO 2002008964 A2 20020131 WO 2001EP8534 A 20010724 200239 B
DE 10036627 A1 20020214 DE 10036627 A 20000727 200239 E
DE 10129237 A1 20020418 DE 10129237 A 20010620 200239 E
AU 200189737 A 20020205 AU 200189737 A 20010724 200241 E
EP 1377919 A2 20040107 EP 2001969493 A 20010724 200404 E
               WO 2001EP8534 A 20010724
AU 2001289737 A8 20051020 AU 2001289737 A 20010724 200615 E
Priority Applications (no., kind, date): WO 2001EP6703 A 20010613; DE
 10111014 A 20010307; DE 10110530 A 20010305; EP 2001102674 A
 20010207; WO 2000EP10516 A 20001009; DE 10036627 A 20000727; DE
 10036221 A 20000724; DE 10129237 A 20010620
Patent Details
Number
           Kind Lan Pg Dwg Filing Notes
WO 2002008964 A2 DE 32 8
National Designated States, Original: AE AG AL AM AT AU AZ BA BB BG BR BY
 BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID
 IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ
 NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA
Regional Designated States, Original: AT BE CH CY DE DK EA ES FI FR GB GH
 GM GR IE IT KE LS LU MC MW MZ NL OA PT SD SE SL SZ TR TZ UG ZW
AU 200189737 A EN
                           Based on OPI patent WO 2002008964
                          PCT Application WO 2001EP8534
EP 1377919
             A2 DE
                  Based on OPI patent WO 2002008964
Regional Designated States, Original: AT BE CH CY DE DK ES FI FR GB GR IE
 IT LI LU MC NL PT SE TR
```

..

Alerting Abstract WO A2

NOVELTY - The circuit (1) has a number of adjacent cells (2a-2e) divided into at least 2 cell types, the cells having a sufficient size for integration of a number of logic elements (3a,3e), at least some of the cells having programmable logic elements. The terminals (5a-5d) for the interconnections between the cells are positioned to allow mixing of the different types of cells within the cell matrix.

DESCRIPTION - An INDEPENDENT CLAIM for a design method for an integrated cell matrix circuit is also included.

USE - The integrated cell matrix circuit is used for a data processing device

ADVANTAGE - The circuit allows mixing of at least 2 different types of cells within the cell matrix.

DESCRIPTION OF DRAWINGS - The figure shows a schematic representation of an integrated cell matrix circuit.

1 Integrated cell matrix circuit

2a-2e Cells

3a-3e Logic elements

5a-5d Interconnection terminals

Title Terms /Index Terms/Additional Words: INTEGRATE; CELL; MATRIX; CIRCUIT; TYPE; INTERCONNECT; TERMINAL; POSITION; ALLOW; MIX

Class Codes

International Classification (Main): G06F-015/76, G06F-017/50, G06F-009/45,

H01L-027/118

(Additional/Secondary): G06F-015/78

File Segment: EPI; DWPI Class: T01; U11

Manual Codes (EPI/S-X): T01-J15A2; U11-G01; U11-G02

Original Publication Data by Authority

Australia

Publication No. AU 2001289737 A8 (Update 200615 E)

Publication Date: 20051020 **Integrated circuit**

Assignee: PACT INFORMATIONSTECHNOLOGIE GMBH (PACT-N)

Inventor: NUCKEL A

EHLERS G VORBACH M BAUMGARTE V Language: EN

Application: AU 2001289737 A 20010724 (Local application)

Priority: DE 10036221 A 20000724

DE 10036627 A 20000727 WO 2000EP10516 A 20001009 EP 2001102674 A 20010207 DE 10110530 A 20010305 DE 10111014 A 20010307 WO 2001EP6703 A 20010613 DE 10129237 A 20010620 Related Publication: WO 2002008964 A (Based on OPI patent)

Original IPC: G06F-15/76(A) G06F-15/78(B) Current IPC: G06F-15/76(A) G06F-15/78(B)

Publication No. AU 200189737 A (Update 200241 E)

Publication Date: 20020205

Assignee: PACT INFORMATIONSTECHNOLOGIE GMBH; DE (PACT-N)

Language: EN

Application: AU 200189737 A 20010724 (Local application)

Priority: DE 10036221 A 20000724

DE 10036627 A 20000727 WO 2000EP10516 A 20001009 EP 2001102674 A 20010207 DE 10110530 A 20010305 DE 10111014 A 20010307 WO 2001EP6703 A 20010613 DE 10129237 A 20010620

Related Publication: WO 2002008964 A (Based on OPI patent)

Germany

Publication No. DE 10036627 A1 (Update 200239 E)

Publication Date: 20020214
Integrierter Schaltkreis

Assignee: PACT Informationstechnologie GmbH, 80807 Munchen, DE (PACT-N)

Inventor: Nuckel, Armin, Dr., 76777 Neupotz, DE Baumgarte, Volker, 81677 Munchen, DE Ehlers, Gerd, 85630 Grasbrunn, DE

Agent: Pietruk, C., Dipl.-Phys., Pat.-Anw., 76229 Karlsruhe

Language: DE

Application: DE 10036627 A 20000727 (Local application)

Priority: DE 10036221 A 20000724 Original IPC: H01L-27/118(A) Current IPC: H01L-27/118(A)

Original Abstract: Die Erfindung betrifft einen integrierten Schaltkreis mit mehreren, einander benachbarten Zellen, wobei wenigstens zwei Arten von Zellen vorgesehen sind, welche Anschlusse aufweisen. Hierbei ist vorgesehen, dass die Zellen eine zur Integration einer Vielzahl logischer Elemente ausreichende Grosse aufweisen, wobei zumindest an einigen der Zellen zumindest ein logisches Element programmierbar ist und die Anschlusse an zumindest im wesentlichen ubereinstimmenden Positionen der Zelle vorgesehen sind, um so eine Zellartendurchmischung bei der benachbarten Anordnung der Zellen zu erlauben.

Claim:

- * 1. Integrierter Schaltkreis mit mehreren, einander benachbarten Zellen, wobei wenigstens zwei Arten von Zellen vorgesehen sind, welche Anschlusse aufweisen,
- **dadurch gekennzeichnet**, dass die Zellen

eine zur Integration einer Vielzahl logischer Elemente ausreichende Grosse aufweisen, wobei zumindest an einigen der Zellen zumindest ein logisches Element programmierbar ist und die Anschlusse an zumindest im wesentlichen ubereinstimmenden Positionen der Zelle vorgesehen sind, um so eine Zellartendurchmischung bei der benachbarten Anordnung der Zellen zu erlauben.

Publication No. DE 10129237 A1 (Update 200239 E)

Publication Date: 20020418

Verfahren zur Bearbeitung von Daten

Assignee: PACT Informationstechnologie GmbH, 80807 Munchen, DE (PACT-N)

Inventor: May, Frank, 81927 Munchen, DE Nuckel, Armin, Dr., 76777 Neupotz, DE Vorbach, Martin, 80689 Munchen, DE Weinhardt, Markus, Dr., 80339 Munchen, DE Cardoso, Joao Manuel Paiva, Vila de Paiva, PT

Agent: Pietruk, C., Dipl.-Phys., Pat.-Anw., 76229 Karlsruhe

Language: DE

Application: DE 10129237 A 20010620 (Local application)

Priority: WO 2000EP10516 A 20001009

EP 2001102674 A 20010207 Original IPC: G06F-9/45(A) Current IPC: G06F-9/45(A)

Original Abstract: Die Erfindung betrifft ein Verfahren zur Ubersetzung von Programmen auf ein System, bestehend aus wenigstens einem ersten Prozessor und einer rekonfigurierbaren Einheit. Hierbei ist vorgesehen, dass die Codeteile, die fur die rekonfigurierbare Einheit geeignet sind, bestimmt und extrahiert werden und der verbleibende Code zur Abarbeitung durch den ersten Prozessor derart extrahiert wird.

Claim:

- * 1. Verfahren zur Ubersetzung von Programmen auf ein System bestehend aus wenigstens einem ersten Prozessor und einer rekonfigurierbaren Einheit,
- **dadurch gekennzeichnet**, dass die Codeteile, die fur die rekonfigurierbare Einheit geeignet sind, bestimmt und extrahiert werden und der verbleibende Code zur Abarbeitung durch den ersten Prozessor derart extrahiert wird.

EPO

Publication No. EP 1377919 A2 (Update 200404 E)

Publication Date: 20040107

**INTEGRIERTER SCHALTKREIS

INTEGRATED CIRCUIT CIRCUIT INTEGRE**

Assignee: PACT XPP Technologies AG, Muthmannstrasse 1, 80939 Munchen, DE (PACT-N)

Inventor: VORBACH, Martin, Gotthardstrasse 117A, 80689 Munchen, DE

NUCKEL, Armin, Drosselweg 4, 76777 Neupotz, DE

BAUMGARTE, Volker, Barbarossastrasse 14, 81677 Munchen, DE

EHLERS, Gerd, Am Ostring 5B, 85630 Neukeferloh, DE

Agent: Pietruk, Claus Peter, Dipl.-Phys., Heinrich-Lilienfein-Weg 5, 76229

Karlsruhe, DE Language: DE

Application: EP 2001969493 A 20010724 (Local application)

WO 2001EP8534 A 20010724 (PCT Application)

Priority: DE 10036221 A 20000724

DE 10036627 A 20000727 WO 2000EP10516 A 20001009 EP 2001102674 A 20010207 DE 10110530 A 20010305 DE 10111014 A 20010307

WO 2001EP6703 A 20010613 DE 10129237 A 20010620

Related Publication: WO 2002008964 A (Based on OPI patent)

Designated States: (Regional Original) AT BE CH CY DE DK ES FI FR GB GR IE

IT LI LU MC NL PT SE TR

Original Abstract: The invention relates to an integrated circuit comprising several adjacent cells, whereby at least two types of cells, which have connections, are provided. According to said method, the cells are of a sufficient size for integrating a large number of logic elements. At least one logic element can be programmed in at least some of the cells and the connections are provided in positions, which at least substantially correspond in the cell, in order to permit a mixture of cell types in the adjacent assembly of cells.

WIPO

Publication No. WO 2002008964 A2 (Update 200239 B)

Publication Date: 20020131

**INTEGRIERTER SCHALTKREIS

INTEGRATED CIRCUIT CIRCUIT INTEGRE**

Assignee: ~(except US)~ PACT INFORMATIONSTECHNOLGIE GMBH, Leopoldstrasse

236, 80807 Munchen, DE Residence: DE Nationality: DE (PACT-N)

~(only US)~ VORBACH, Martin, Gotthardstrasse 117A, 80689 Munchen, DE

Residence: DE Nationality: DE

~(only US)~ NUCKEL, Armin, Drosselweg 4, 76777 Neupotz, DE Residence: DE

Nationality: DE

~(only US)~ BAUMGARTE, Volker, Barbarossastrasse 14, 81677 Munchen, DE

Residence: DE Nationality: DE

~(only US)~ EHLERS, Gerd, Am Ostring 5B, 85630 Neukeferloh, DE Residence:

DE Nationality: DE

Inventor: VORBACH, Martin, Gotthardstrasse 117A, 80689 Munchen, DE

Residence: DE Nationality: DE

NUCKEL, Armin, Drosselweg 4, 76777 Neupotz, DE Residence: DE Nationality:

DE

BAUMGARTE, Volker, Barbarossastrasse 14, 81677 Munchen, DE Residence: DE

Nationality: DE

EHLERS, Gerd, Am Ostring 5B, 85630 Neukeferloh, DE Residence: DE

Nationality: DE

Agent: PIETRUK, Claus, Peter, European Patent Attorney,

Heinrich-Lilienfein-Weg 5, 76229 Karlsruhe, DE

Language: DE (32 pages, 8 drawings)

Application: WO 2001EP8534 A 20010724 (Local application)

Priority: DE 10036221 A 20000724

DE 10036627 A 20000727 WO 2000EP10516 A 20001009

EP 2001102674 A 20010207

DE 10110530 A 20010305

DE 10111014 A 20010307

WO 2001EP6703 A 20010613

DE 10129237 A 20010620

Designated States: (National Original) AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA

(Regional Original) AT BE CH CY DE DK EA ES FI FR GB GH GM GR IE IT KE LS LU MC MW MZ NL OA PT SD SE SL SZ TR TZ UG ZW

Original IPC: G06F-17/50(A) Current IPC: G06F-17/50(A)

Original Abstract: Die Erfindung betrifft einen integrierten Schaltkreis

mit mehreren, einander benachbarten Zellen, wobei wenigstens zwei Arten von Zellen vorgesehen sind, welche Anschlusse aufweisen. Hierbei ist vorgesehen, dass die Zellen eine zur Integration einer Vielzahl logischer Elemente ausreichende Grosse aufweisen, wobei zumindest an einigen der Zellen zumindest ein logisches Element programmierbar ist und die Anschlusse an zumindest im wesentlichen übereinstimmenden Positionen der Zelle vorgesehen sind, um so eine Zellartendurchmischung bei der benachbarten Anordnung der Zellen zu erlauben.

The invention relates to an integrated circuit comprising several adjacent cells, whereby at least two types of cells, which have connections, are provided. According to said method, the cells are of a sufficient size for integrating a large number of logic elements. At least one logic element can be programmed in at least some of the cells and the connections are provided in positions, which at least substantially correspond in the cell, in order to permit a mixture of cell types in the adjacent assembly of cells.

L'invention concerne un circuit integre comprenant plusieurs cellules voisines, de deux types au moins, qui presentent des connexions. Selon l'invention, les cellules presentent une taille suffisante pour l'integration d'une multitude d'elements logiques: au moins un element logique est programmable sur au moins quelques-unes des cellules et les connexions sont situees a des positions au moins pratiquement concordantes de la cellule pour permettre un melange des types de cellules pour l'agencement voisin des cellules.

?



BUNDESREPUBLIK DEUTSCHLAND

- **® Offenlegungsschrift** _® DE 101 29 237 A 1
- (5) Int. Cl.⁷: **G** 06 **F** 9/45



DEUTSCHES PATENT- UND MARKENAMT

- (1) Aktenzeichen: ② Anmeldetag:
 - 101 29 237.6 20. 6.2001
- (3) Offenlegungstag: 18. 4. 2002

③ Unionspriorität:

00/10516 00/10516 011026747

09. 10. 2000 MN 09.10.2000 \mathbf{T} 07. 02. 2001 CY

(7) Anmelder:

PACT Informationstechnologie GmbH, 80807 München, DE

(14) Vertreter:

Pietruk, C., Dipl.-Phys., Pat.-Anw., 76229 Karlsruhe


@ Erfinder:

May, Frank, 81927 München, DE; Nückel, Armin, Dr., 76777 Neupotz, DE; Vorbach, Martin, 80689 München, DE; Weinhardt, Markus, Dr., 80339 München, DE; Cardoso, Joao Manuel Paiva, Vila de Paiva, PT

Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen

Prüfungsantrag gem. § 44 PatG ist gestellt

- (54) Verfahren zur Bearbeitung von Daten
- Die Erfindung betrifft ein Verfahren zur Übersetzung von Programmen auf ein System, bestehend aus wenigstens einem ersten Prozessor und einer rekonfigurierbaren Einheit. Hierbei ist vorgesehen, daß die Codeteile, die für die rekonfigurierbare Einheit geeignet sind, bestimmt und extrahiert werden und der verbleibende Code zur Abarbeitung durch den ersten Prozessor derart extrahiert wird.



Beschreibung

[0001] Die vorliegende Erfindung befaßt sich mit herkömmlichen, d. h. konventionellen und rekonfigurierbaren Architekturen sowie mit Verfahren hierfür, die eine Übersetzung einer klassischen Hochsprache (PROGRAMM), wie Pascal, C, C++, Java, etc. ermöglichen, insbesondere auf eine rekonfigurierbare Architektur.

[0002] Unter einer konventionellen Prozessorarchitektur (PROZESSOR) werden vorliegend beispielsweise sequentielle Prozessoren mit einer von-Neumann- oder Havardarchitektur verstanden, wie z. B. Kontroller, CISC-, RISC-, VLIW-, DSP- u. ä. Prozessoren.

[0003] Unter einer rekonfigurierbaren Zielarchitektur werden vorliegend Bausteine (VPU) mit konfigurierbarer 15 Funktion und/oder Vernetzung verstanden, insbesondere integrierte Bausteine mit einer Mehrzahl von ein- oder mehrdimensional angeordneten, arithmetischen und/oder logischen und/oder analogen und/oder speichernden Baugruppen, die direkt oder durch ein Bussystem miteinander verbunden sind.

[0004] · Zur Gattung dieser Bausteine zählen insbesondere systolische Arrays, neuronale Netze, Mehrprozessor-Systeme, Prozessoren mit mehreren Rechenwerken und/oder logischen Zellen, Vernetzungs- und Netzwerkbausteine wie 25 z. B. Crossbar-Schalter, ebenso wie bekannte Bausteine der Gattung FPGA, DPGA, XPUTER, etc. Hingewiesen wird insbesondere in diesem Zusammenhang auf die folgenden Schutzrechte desselben Anmelders: P 44 16 881.0-53, DE 197 81 412.3, DE 197 81 483.2, DE 196 54 846.2-53, 30 DE 196 54 593.5-53, DE 197 04 044.6-53, DE 198 80 129.7, DE 198 61 088.2-53, DE 199 80 312.9, PCT/DE 00/01869, DE 100 36 627.9-33, DE 100 28 397.7, DE 101 10 530.4, DE 101 11 014.6, PCT/EP 00/10516, EP 01 102 674.7. Diese sind hiermit zu Offenbarungszwek- 35 ken vollumfänglich eingegliedert.

[0005] Es hat sich gezeigt, daß es bestimmte Verfähren und Programmabläufe gibt, die sich besser mit einer rekonfigurierbare Architektur abarbeiten lassen als mit einer konventionellen Prozessorarchitektur. Umgekehrt gibt es auch 40 solche Verfahren und Programmabläufe, die besser mit einer konventionellen Prozessorarchitektur ausgeführt werden können.

[0006] Die Aufgabe dieser Erfindung besteht darin Neues für die gewerbliche Anwendung bereitzustellen.

[0007] Die Lösung dieser Aufgabe wird in unabhängiger Form beansprucht.

[0008] Es wurde erkannt, daß es wünschenswert ist, daß Verfahren zur Datenverarbeitung so ausgelegt werden, daß nur die jeweils für die rekonfigurierbare Zielarchitektur besonders geeigneten Teile des zu übersetzenden Programmes extrahiert werden. Die verbleibenden Teile des Programmes können dann auf eine konventionelle Prozessorarchitektur übersetzt werden.

[0009] Weiterhin sei angemerkt, daß die Verfahren auch 55 auf Gruppen von mehreren Bausteinen angewendet werden können.

Systemaufbau

[0010] Ein PROZESSOR wird derart mit einer oder mehreren VPU(s) verbunden, daß ein effizienter Informationsaustausch, insbesondere in Form von Daten- und Statusinformation möglich ist.

[0011] Die Anordnung eines herkömmlichen Prozessors 65 und eines rekonfigurierbaren Prozessors, dergestalt, daß eine Daten- und Statusinformation zwischen denselben während der Abarbeitung eines oder mehrere Programme möglich ist und/oder ohne daß insbesondere die Datenverarbeitung auf dem rekonfigurierbaren Prozessor und/oder dem herkömmlichen Prozessor signifikant unterbrochen werden muß, sowie die Ausbildung eines derartigen Systems soweit aus dem nachfolgenden ersichtlich, wird gleichfalls beansprucht.

[0012] Es werden zunächst beispielsweise folgende Verbindungsverfahren und -mittel verwendet:

- a) Shared-Memory
- b) Netzwerk (beispielsweise Bussysteme wie z.B. PCI-Bus, Serielle Busse wie z.B. Ethernet)
- c) Kopplung an einen internen Registersatz oder mehrere interne Registersätze
- d) andere Speichermedien (Festplatte, Flash-ROM, etc.)

[0013] Es sei erwähnt, daß hier als ein "Prozessor" auch ein Dual-Prozessorsystem und/oder ein andere Anordnungen aufweisendes System insbesondere mit mehr als zwei konventionellen Prozessoren gemeint sein kann. Gleichfalls und/oder alternativ sind mehrere rekonfigurierbare Bausteine gleichzeitig verwendbar.

Übersetzungsprinzip

[0014] Aus einem PROGRAMM werden mittels eines PRÄPROZESSORS die Teile extrahiert, die sich auf die jeweils bestimmte(n) VPU(s) effizient und/oder sinnvoll abbilden lassen. Diese Teile werden in einem für VPUs geeigneten Format ausgegeben (NML).

[0015] Der verbleibende Code und/oder der extrahierte Code wird an der Stelle der durch die Extraktion fehlenden Code-Teile um einen Interface-Code erweitert, der entsprechend der Architektur des Zielsystems die Kommunikation zwischen PROZESSOR(en) und VPU(s) steuert. Der verbleibende und ggf. erweiterte Code wird in Form einer klassischen Hochsprache ausgegeben (HOSTCODE), wobei die Gattung des ausgegebenen Codes insbesondere exakt der Gattung der ursprünglichen HOCHSPRACHE entsprechen kann.

[0016] Diese extrahierte HOCHSPRACHE wird mittels eines gewöhnlichen Standard-Übersetzers für den/die jeweiligen PROZESSOR(en) übersetzt, wobei es möglich ist, dies so zu gestalten, daß keinerlei besondere Anpassung des Übersetzers an die verwendete Datenverarbeitungsarchitektur notwendig ist.

[0017] Durch dieses Verfahren wird der Implementierungsaufwand der Programmierumgebung erheblich vereinfacht. Zudem kann der Anwender den PROZESSOR weiterhin in der ihm bekannten Programmierumgebung, die er frei wählen kann, programmieren und debuggen.

Übersetzungsablauf

Extraktion

[0018] Zunächst wird der für eine VPU geeignet erscheinende Code aus dem PROGRAMM extrahiert. Die Extraktion kann auf unterschiedlichen Methoden basieren, die einzeln oder kombiniert angewendet werden. Folgende Methoden sollen beispielhaft detaillierter beschrieben werden.

Extraktion durch Hints

[0019] Der Programmierer gibt explizit durch Hinweise (Hints) innerhalb des PROGRAMMES Anweisungen, welche Teile extrahiert werden sollen. Beispielsweise kann dies

folgendermaßen erfolgen:

Code

//START_NML_EXTRACTION
Zu extrahierender Code
//END_NML_EXTRACTION

Code

"// START_NML_EXTRACTION" kennzeichnet den Beginn eines zu extrahierenden Codes.

"// END_NML_EXTRACTION" kennzeichnet das Ende 15 eines zu extrahierenden Codes.

[0020] In einem solchen Fall ist die Einheit zur Umsetzung des Programms in Konfigurationscodes dazu ausgebildet, die Hints beziehungsweise Umsetzungsvorgaben zu erkennen.

Extraktion durch Aufruf von NML-Routinen

[0021] Der Programmierer implementiert Teile des PRO-GRAMMES direkt in NML und springt in die NML-Routinen durch Aufrufe (calls). Beispielsweise erfolgt dies derart:

a) NML-Code

procedure EXAMPLE begin

end

b) PROGRAMM Code

Code

call EXAMPLE / / Aufruf des NML-Codes

Code

[0022] In diesem Fall ist die Einheit zur Umsetzung dazu ausgebildet, NML-Programmteile, das heißt Programmteile zur Ausführung in und/oder auf einem rekonfigurierbaren Array in ein größeres Programm einzubinden.

Extraktion durch Analyse

[0023] Durch an die jeweilig VPU angepaßte Analysemethoden werden Teile innerhalb des PROGRAMMES erkannt, die effizient und/oder sinnvoll auf die VPU abbildbar sind. Diese Teile werden aus dem PROGRAMM extrahiert.
[0024] Eine beispielsweise für viele VPUs geeignete Analysemethode ist der Aufbau von Datenfluß- und/oder Kontrollflußgraphen aus dem PROGRAMM. Diese Graphen können hinsichtlich ihrer möglichen Partitionierung und/oder Abbildung auf die Ziel-VPU automatisch untersucht werden. In diesem Fall werden die Teile der generierten 60 Graphen bzw. die entsprechenden PROGRAMM-Teile, extrahiert; die sich hinreichend gut partitionieren und/oder abbilden lassen. Hierzu kann eine Partitionierbarkeits- und/oder Abbildbarkeitsanalyse erfolgen, die die jeweilige Eigenschaft bewertet.

Übersetzung in NML

[0025] Eine für die implementierte VPU geeignete Übersetzung des extrahierten Codes nach NML wird durchgeführt.

[0026] Für datenflußorientierte VPUs kann beispielsweise automatisch ein Datenfluß- und/oder Kontrollflußgraph aufgebaut werden. Die Graphen werden dann in NML-Code übersetzt. Dabei kann gegebenenfalls bereits das Abbilden auf die VPU erfolgen, beispielsweise mittels der Durchführung des Plazierens der benötigten Ressourcen und des Routens der Verbindungen (Place and Route). Dies geschicht zum Beispiel nach typischen bekannten Regeln des Plazierens und Routens.

Analyse

[0027] Mittels einer automatischen Analysemethode wird der extrahierte Code und/oder der übersetzte NML-Code auf seine Verarbeitungseffizienz hin analysiert. Dabei ist die Analysemethode bevorzugt so gewählt, daß der Interface-Code und die daraus entstehenden Performanceeinflüsse an geeigneter Stelle mit in die Analyse einfließen.

[0028] Gegebenenfalls wird die Analyse durch eine komplette Übersetzung und Implementierung auf dem Hardware-System durchgeführt, indem das PROGRAMM ausgeführt und mit geeigneten Methoden, wie sie beispielsweise nach dem Stand der Technik bekannt sind, vermessen wird.

Loop

[0029] Basierend auf den durchgeführten Analysen, können verschiedene durch die Extraktion für eine VPU gewählte Teile als ungeeignet identifiziert werden. Umgekehrt kann die Analyse ergeben, daß bestimmte für einen PROZESSOR extrahierte Teile zur Ausführung auf einer VPU geeignet wären.

[0030] Eine optionale Schleife, die nach der Analyse basierend auf geeigneten Entscheidungskriterien zurück in den Extraktionsteil führt, um diesen mit entsprechend der Analyse angepaßten Extraktionsvorgaben erneut auszuführen, ermöglicht die Optimierung des Übersetzungsergebnisses. Man hat somit eine Iteration.

[0031] Die Schleife kann an mehreren unterschiedlichen Stellen in den Compilerlauf eingebracht sein.

Einbindung der PROZESSOR- und VPU-Compiler

[0032] Der ausgegebene Code ist üblicherweise vollständig und ohne weitere Eingriffe auf den jeweils nachfolgenden Compilern ausführbar. Gegebenenfalls werden Compilerflags und Constraints für die nachfolgenden Compiler generiert, wobei der Anwender optional eigene Vorgaben hinzufügen und/oder die generierten Vorgaben modifizieren kann. Die nachfolgenden Compiler benötigen keine wesentlichen Modifikationen, sodaß Standard-Tools einsetzbar sind.

[0033] Das vorgeschlagene Verfahren eignet sich somit beispielsweise insbesondere als Präprozessor vor Compilern und Entwicklungssystemen.

Interface-Code

[0034] Der Interface-Code, der in den extrahierten Code eingesetzt wird, kann durch unterschiedliche Verfahren vorgegeben werden. Bevorzugt wird der Interface-Code in einer Datenbank abgelegt, auf die zugegriffen wird. Die Einheit zur Umsetzung kann so ausgebildet sein, daß sie eine

Auswahl des Programmierers berücksichtigt, der beispielsweise durch Hinweise im PROGRAMM oder durch Compilerslags den passenden Interface-Code auswählt. Dabei kann der für das jeweils verwendete Implementierungsverfahren geeignete Interface-Code gewählt werden.

[0035] Die Datenbank selbst kann durch unterschiedliche Methoden aufgebaut und gewartet werden. Einige Beispiele sollen zur Verdeutlichung der Möglichkeiten angeführt werden:

a) Der Interface-Code kann vom Lieferanten des Compilers für bestimmte Verbindungsverfahren vorgegeben werden. Dies kann bei der Organisation der Datenbank berücksichtigt werden, indem entsprechende Speichermittel für diese Angaben bereitgehalten werden.

b) Der Interface-Code kann vom Benutzer, der den Systemaufbau bestimmt hat, selbst geschrieben oder aus bestehenden (Beispiel-) Interface-Codes modifiziert und der Datenbank zugefügt werden. Das Datenbankmittel wird hierzu bevorzugt benutzermodifizierbar gestaltet, um dem Benutzer die Datenbankmodifikation zu ermöglichen.

c) Der Interface-Code kann von einem Entwicklungssystem, mit dem beispielsweise der Systemaufbau geplant und/oder beschrieben und/oder getestet wurde, 25 automatisch generiert werden.

[0036] Der Interface-Code ist gewöhnlicherweise derart gestaltet, daß er den Anforderungen der Programmiersprache entspricht, in der der extrahierte Code vorliegt in den der 30 Interface-Code eingefügt werden soll.

Debugging und Integration der Toolsets

[0037] In die Interface-Codes können Kommunikationsroutinen eingeführt werden, um die unterschiedlichen Entwicklungssysteme für PROZESSOR und VPU zu synchronisieren. Insbesondere kann der Code für die jeweiligen Debugger aufgenommen werden.

[0038] Der Interface-Code steuert den Datenaustausch 40 zwischen PROZESSOR und VPU. Er ist daher eine geeignete und bevorzugte Schnittstelle, um die jeweiligen Entwicklungssysteme und Debuggets zu steuem. Es ist beispielsweise möglich, einen Debugger für den PROZESSOR solange zu aktivieren, wie die Daten von dem Prozessor verarbeitet werden. Sobald die Daten über den Interface-Code an eine (oder mehrere) VPU übergeben werden, ist ein Debugger für VPUs zu aktivieren. Wird der Code zurück an den PROZESSOR gesendet, soll wiederum der PROZESSOR-Debugger aktiviert werden.

[0039] Es ist daher also möglich und bevorzugt, derartige Abläufe durch das Einfügen von Steuercodes für Debugger und/oder Entwicklungssysteme in den Interface-Code abzuwickeln.

[0040] Die Kommunikation und Steuerung zwischen den 55 unterschiedlichen Entwicklungssystemen soll daher bevorzugt mittels in die Interface-Codes von PROZESSOR und/oder VPU eingebrachte Steuercodes abgewickelt werden. Die Steuercodes können dabei bestehenden Standards für die Steuerung von Entwicklungssystemen weitgehend ent- 60 sprechen.

[0041] Die Verwaltung und Kommunikation der Entwicklungssysteme wird vorzugsweise wie beschrieben in die Interface-Codes abgewickelt, kann jedoch – sofern sinnvoll – auch getrennt von diesen, nach einem entsprechenden ähnlichen Verfahren abgewickelt werden.

Beschreibung der Figuren

[0042] Fig. 1 verdeutlicht das vorgeschlagene Verfahren und zeigt einen möglichen Systemaufbau. Dabei ist ein PROZESSOR (0101) über ein geeignetes Interface (0102) zum Daten- und Statusaustausch mit einer VPU (0103) verbunden.

[0043] Ein PROGRAMM-Code (0110) wird in einen für den PROZESSOR geeigneten Teil (0111) und einen VPUgeeigneten Teil (0112) zerlegt.

[0044] 0111 wird durch einen Standard-Compiler (0113) übersetzt, wobei zusätzlicher Code zur Beschreibung und Verwaltung des Interfaces (0102) aus einer Datenbank (0114) eingefügt wird. Auf 0101 ausführbarer sequentieller Code wird generiert (0116) und sofern notwendig die entsprechende Programmierung (0117) des Interfaces (0102). [0045] 0112 wird durch einen VPU-Compiler (0115) übersetzt, wobei ein zusätzlicher Code zur Beschreibung und Verwaltung des Interfaces (0102) aus einer Datenbank (0114) eingefügt wird. Auf 0103 ausführbare Konfigurationen werden generiert (0118) und sofern notwendig die entsprechende Programmierung (0119) des Interfaces (0102). [0046] In Fig. 2 ist beispielhaft ein prinzipieller Ablauf einer Compilation dargestellt. Ein PROGRAMM (0201) wird in der Extraktionseinheit (0202) nach unterschiedlichen Verfahren in VPU-Code (0203) und PROZESSOR-Code (0204) zerlegt. Unterschiedliche Methoden können in beliebiger Kombination zur Extraktion angewendet werden, beispielsweise Hinweise im ursprünglichen PROGRAMM (0205), Unterprogrammaufrufe (0206) und/oder Analyseverfahren (0207). Der jeweils extrahierte Code wird ggf. übersetzt und ggf. auf seine Eignung für das jeweilige Zielsystem hin überprüft (0208). Dabei ist eine Rückkopplung (0209) auf die Extraktion möglich, um Verbesserungen durch eine geänderte Zuordnung der Codes zum PROZESSOR oder einer VPU zu erhalten.

[0047] Danach (0211) wird 0203 durch den Interface-Code aus einer Datenbank (0210) erweitert (0212) und/oder 0204 wird durch den Interface-Code aus 0210 zu 0213 erweitert.

[0048] Der entstandene Code wird auf seine Performance analysiert (0214), ggf. ist eine Rückkopplung (0215) auf die Extraktion möglich, um Verbesserungen durch eine geänderte Zuordnung der Codes zum PROZESSOR oder einer VPU zu erhalten.

[0049] Der entstandene VPU-Code (0216) wird für eine weitere Übersetzung an einen nachgeschalteten für die VPU geeigneten Compiler weitergegeben. Der entstandene PRO-ZESSOR-Code (0217) wird für die weitere Übersetzung in einem beliebigen nachgeschalteten für den PROZESSOR geeigneten Compiler weiterverarbeitet.

[0050] Es soll angemerkt werden, daß einzelne Schritte je nach Verfahren ausgelassen werden können. Wesentlich ist, daß weitgehend kompletter und ohne Eingriff durch den Programmierer direkt übersetzbarer Code an die jeweils nachgeschalteten Compilersysteme ausgegeben wird.

[0051] Die Datenbank für die Interface-Codes (0210) wird unabhängig und vor dem Compilerdurchlauf aufgebaut. Beispielsweise sind folgende Quellen für die Datenbank möglich: Vom Lieferanten vorgegeben (0220), vom Benutzer programmiert (0221) oder automatisch von einem Entwicklungssystem generiert (0222).

[0052] Zusammenfassend befaßt sich die vorliegende Erfindung mit Verfahren, die eine Übersetzung einer klassischen Hochsprache wie Pascal, C, C++, Java, etc. auf eine rekonfigurierbare Architektur ermöglicht. Das Verfahren ist derart ausgelegt, daß nur die jeweils für die rekonfigurierbare Zielarchitektur geeigneten Teile des zu übersetzenden

Programmes extrahiert werden. Die verbleibenden Teile des Programmes werden auf eine konventionelle Prozessorarchitektur übersetzt.

Patentansprüche

1. Verfahren zur Übersetzung von Programmen auf ein System bestehend aus wenigstens einem ersten Prozessor und einer rekonfigurierbaren Einheit, dadurch gekennzeichnet, daß die Codeteile, die für die rekonfigurierbare Einheit geeignet sind, bestimmt und extrahiert werden und der verbleibende Code zur Abarbeitung durch den ersten Prozessor derart extrahiert wird,

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dem für den Prozessor extrahierten Code der- 15 art Interface-Code zugefügt wird, daß eine Kommunikation zwischen Prozessor und rekonfigurierbarer Ein-

heit entsprechend des Systems möglich ist.

3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß dem für die rekonfi- 20 gurierbare Einheit extrahierten Code derart Interface-Code zugefügt wird, daß eine Kommunikation zwischen Prozessor und rekonfigurierbarer Einheit entsprechend des Systems möglich ist.

4. Verfahren nach einem der vorhergehenden Ansprü- 25 che, dadurch gekennzeichnet, daß der zu extrahierende Code aufgrund von Analysen festgestellt wird.

- 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der zu extrahierende Code aufgrund von Hinweisen im Code festgestellt 30
- 6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der zu extrahierende Code aufgrund von Aufrufen von Unterprogrammen festgestellt wird.

7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Interface-Code eine Speicherkopplung (Shared-Memory) vorsieht.

8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Interface-Code 40 eine Registerkopplung vorsieht.

9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Interface-Code eine Kopplung mittels eines Netzwerkes vorsieht.

10. Verfahren nach einem der vorhergehenden An- 45 sprüche, dadurch gekennzeichnet, daß der extrahierte Code analysiert wird und gegebenenfalls die Extraktion mit neuen verbesserten Parametern erneut gestartet

11. Verfahren nach Anspruch 1, dadurch gekennzeich- 50 net, daß dem extrahierten Code Steuer-Code zur Verwaltung und/oder Steuerung und/oder Kommunikation der Entwicklungssysteme zugefügt wird.

12. Verfahren nach einem der vorhergehenden Ansprüche, worin der erste Prozessor eine konventionelle 55 Prozessorarchitektur aufweist, insbesondere ein Prozessor mit von -Neumann- und/oder Harvardarchitektur, Kontroller, CISC-, RISC-, VLIW-, DSP-Prozessor.


13. Verfahren insbesondere nach einem der vorhergehenden Ansprüche zur Übersetzung von Programmen 60 auf ein System bestehend aus einem Prozessor und einer rekonfigurierbaren Einheit, dadurch gekennzeichnet, daß

die Codeteile, die für die rekonfigurierbare Einheit geeignet sind, extrahiert werden.


der verbleibende Code derart extrahiert wird, daß er mittels eines beliebigen gewöhnlichen unmodifizierten für den Prozessor geeigneten Compilers übersetzbar

14. Vorrichtung zur Datenverarbeitung mit wenigstens einem herkömmlichen Prozessor und wenigstens einer rekonfigurierbaren Einheit, dadurch gekennzeichnet, daß sie ein Mittel zum Informationsaustausch, insbesondere in Form von Daten- und Statusinformation zwischen herkömmlichem Prozessor und rekonfigurierbarer Einheit aufweist, wobei das Mittel so ausgebildet ist, daß eine Daten- und Statusinformation zwischen denselben während der Abarbeitung eines oder mehrerer Programme möglich ist und/oder ohne daß insbesondere die Datenverarbeitung auf dem rekonfigurierbaren Prozessor und/oder dem herkömmlichen Prozessor signifikant unterbrochen werden muß.

Hierzu 2 Seite(n) Zeichnungen



Nummer: Int. Cl.⁷: Offenlegungstag: **DE 101 29 237 A1 G 06 F 9/45**18. April 2002



Integrated cell matrix circuit has at least 2 different types of cells with interconnection terminals positioned to allow mixing of different cell types within matrix circuit

Patent number:

DE10129237

Publication date:

2002-04-18

Inventor:

MAY FRANK (DE); NUECKEL ARMIN (DE); VORBACH

MARTIN (DE); WEINHARDT MARKUS (DE); CARDOSO

JOAO MANUEL PAIVA (PT)

Applicant:

PACT INF TECH GMBH (DE)

Classification:

- international:

G06F9/45

- european:

G06F15/78R


Application number: DE20011029237 20010620

Priority number(s): WO2000EP10516 20001009; EP20010102674

20010207

Abstract of DE10129237

The circuit (1) has a number of adjacent cells (2a-2e) divided into at least 2 cell types, the cells having a sufficient size for integration of a number of logic elements (3a,3e), at least some of the cells having programmable logic elements. The terminals (5a-5d) for the interconnections between the cells are positioned to allow mixing of the different types of cells within the cell matrix. An Independent claim for a design method for an integrated cell matrix circuit is also included.



Data supplied from the esp@cenet database - Worldwide

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.